Information

Boundary Scan, JTAG, IEEE 1149-Lernprogramm

Boundary Scan, JTAG, IEEE 1149-Lernprogramm

Seit seiner Einführung in den frühen neunziger Jahren hat sich der Boundary Scan, auch bekannt als JTAG oder IEEE 1149, zu einem unverzichtbaren Werkzeug für das Testen von Boards in Entwicklung, Produktion und im Feld entwickelt. JTAG, Boundary Scan ist eine Testtechnik, mit der Informationen über den Status einer Karte abgerufen werden können, wenn nicht auf alle Knoten zugegriffen werden kann, die erforderlich wären, wenn andere Testmethoden verwendet würden.

Angesichts der Art und Weise, in der die Dichte von Platinen in den letzten Jahren zugenommen hat, ist es normalerweise sehr schwierig, elektronische Schaltungen zu untersuchen und die Informationen zu erhalten, die zum Testen dieser Platinen erforderlich sind. Als JTAG ermöglicht der Boundary Scan das Testen eines Großteils einer Karte mit nur minimalem Zugriff. Heute wird er häufig für den Test elektronischer Schaltungen in allen Phasen ihres Lebens verwendet. Angesichts der Tatsache, dass andere Testformen entweder in Bezug auf Nagelvorrichtungen Zugang benötigen, während andere eine Vielzahl von Stellen auf der Platine untersuchen müssen, bietet Boundary Scan eine einzigartige Lösung für viele Testanforderungen.

Obwohl die JTAG-Boundary-Scan-Technik auf das Testen von Schaltkreisen abzielt, ermöglicht ihre Flexibilität die Verwendung für eine Vielzahl von Anwendungen, einschließlich Testanwendungen:

  • Test auf Systemebene
  • BIST-Zugang
  • Gedächtnistests
  • Flash-Programmierung
  • FPGA / CPLD-Programmierung
  • CPU-Emulation

Während das Testen die Hauptanwendung für den Boundary Scan bleibt, kann man sehen, dass es auch in anderen Anwendungen nützlich ist. Aufgrund seiner Flexibilität ist die Technik weit verbreitet und ein leistungsstarkes Werkzeug sowohl für Entwicklungs- als auch für Produktionsanwendungen.

Boundary-Scan-Verlauf

Mit dem Problem, dass der fehlende Testzugang zu Boards zu einem Problem wird, wurde 1985 eine Gruppe namens Joint Test Action Group (JTAG) gegründet. Ziel war es, die Probleme zu lösen, mit denen Elektronikhersteller bei Teststrategien und -versuchen konfrontiert sind damit Tests durchgeführt werden können, bei denen keine anderen Technologien Zugang erhalten könnten.

Die Einführung der Oberflächenmontagetechnologie und die weitere Miniaturisierung hatten dazu geführt, dass die Menschen befürchteten, dass der Zugang zu Platinen zum Testen stark eingeschränkt sein würde. Um dies zu überwinden, wären neue Strategien erforderlich.

Das ursprüngliche Ziel des Boundary-Scans bestand darin, bestehende Techniken zu ergänzen, einschließlich In-Circuit-Test, Funktionstest und anderer Techniken, und einen Standard bereitzustellen, der das Testen von digitalen, analogen und gemischten Signalschaltungen ermöglicht.

Der Standard für Boundary Scan, der entwickelt wurde, wurde vom Institut für Elektrotechnik und Elektronik, IEEE in den USA, als IEEE 1149 übernommen. Die erste Ausgabe des Standards, IEEE 1149, war 1990. Der erklärte Zweck von IEEE 1149 war Testen Sie die Verbindungen zwischen integrierten Schaltkreisen, die auf Platinen, Modulen, Hybriden und anderen Substraten montiert sind. Da die meisten Probleme, die bei elektronischen Schaltkreisen auftreten, bei den Verbindungen auftreten, würde die IEEE 1149-Teststrategie die meisten Probleme aufdecken.

1993 wurde eine überarbeitete Version des Boundary-Scan-Standards IEEE 1149 herausgegeben, die viele Klarstellungen, Verbesserungen und Korrekturen enthielt. 1994 fand dann eine weitere Ausgabe des IEEE 1149-Standards statt. Dies führte die Boundary Scan Description Language (BSDL) ein. Dies ermöglichte es, Boundary-Scan-Tests in einer gemeinsamen Sprache zu schreiben, wodurch die Art und Weise verbessert wurde, in der Tests geschrieben und Code wiederverwendet werden konnten, wodurch Entwicklungszeit gespart wurde.

Unterschied zwischen Boundary Scan, JTAG und IEEE 1149.1

Die Begriffe Boundary Scan, JTAG und IEEE 1149.1 haben etwas andere Bedeutungen. Mit der Entwicklung der Technologie haben die Begriffe leicht unterschiedliche Bedeutungen angenommen.
  • Grenzscan: Dies bezieht sich auf die Testtechnologie, bei der zusätzliche Zellen in den Leitungen vom Silizium zu den externen Stiften platziert werden, damit die Funktionalität des Chips und auch der Platine festgestellt werden kann.
  • JTAG: Der Begriff JTAG bezieht sich auf die Schnittstelle oder den Testzugriffsport, die für die Kommunikation verwendet werden. Es enthält die TCK-, TDI-, TDO-, TMS- usw. Verbindungen. Für einige Anwendungen kann diese Schnittstelle verwendet werden, um interne Instrumente innerhalb des Kerns des Chips abzufragen oder mit ihnen zu kommunizieren.
  • IEEE 1149.1: Dies ist der IEEE-Standard, der die Testlogik definiert, die in eine integrierte Schaltung aufgenommen werden kann, um standardisierte Ansätze zum Testen der Verbindungen mit der Leiterplatte, der integrierten Schaltung selbst oder zum Modifizieren oder Beobachten der Schaltungsaktivität während des normalen Betriebs der Schaltung bereitzustellen.

Grundlagen des Grenzscans

Die JTAG-Boundary-Scan-Testtechnik verwendet eine Schieberegister-Latch-Zelle, die in jede externe Verbindung jedes Boundary-Scan-kompatiblen Geräts eingebaut ist. Eine Boundary-Scan-Zelle ist in der integrierten Schaltungsleitung neben jedem E / A-Pin enthalten und kann bei Verwendung im Schieberegistermodus Daten zur nächsten Zelle im Gerät übertragen. Es gibt definierte Ein- und Ausstiegspunkte für die Daten zum Ein- und Aussteigen in das Gerät. Daher ist es möglich, mehrere Geräte miteinander zu verketten.

Unter normalen Betriebsbedingungen ist die Zelle so eingestellt, dass sie keine Wirkung hat und unsichtbar wird. Wenn das Gerät jedoch in den Testmodus versetzt ist, kann ein serieller Datenstrom (Testvektor) von einer Schieberegister-Latch-Zelle zur nächsten geleitet werden. Boundary-Scan-Zellen in einem Gerät können Daten von integrierten Schaltkreisen erfassen oder Daten auf sie erzwingen. Auf diese Weise kann ein Testsystem, das einen Datenstrom in die Schieberegisterkette eingeben kann, Zustände auf der Karte einrichten und auch Daten überwachen. Indem Sie einen seriellen Datenstrom einrichten, diesen einrasten und dann den zurückkehrenden Datenstrom überwachen, können Sie auf die Schaltkreise auf der Karte zugreifen und prüfen, ob ein zurückkehrender Datenstrom erwartet wird. Wenn dies der Fall ist, kann der Test bestanden werden. Wenn dies nicht der Fall ist, hat das Boundary-Scan-System ein Problem erkannt, das weiter untersucht werden kann.

JTAG-Schnittstelle

Es gibt eine Reihe von JTAG-Steuerungs- und Datenleitungen, die den Testzugriffsport TAP bilden. Diese als TCK, TMS und die optionale TRST-Leitung bekannten Leitungen sind parallel zu den Chips in der Boundary-Scan-Kette geschaltet. Mit TDI (Eingang) und TDO (Ausgang) bezeichnete Verbindungen sind in Reihe geschaltet, um einen Pfad um die Boundary-Scan-Chips für die Daten bereitzustellen. Daten werden in den TDI des ersten Chips gesendet, und dann wird TDO vom ersten Chip mit dem TDI des nächsten und so weiter verbunden. Schließlich werden die Daten aus dem TDO des letzten IC in der Daisy Chain entnommen.

  • ZAPFHAHN Testzugriffsanschluss - Die dem Testzugriffscontroller zugeordneten Pins.
  • TCK Test Clock - Dieser Pin ist das Taktsignal, mit dem das Timing des Boundary-Scan-Systems sichergestellt wird. Der TDI verschiebt Werte bei steigender Flanke von TCK in das entsprechende Register. Der ausgewählte Registerinhalt verschiebt sich an der fallenden Flanke von TCK auf TDO.
  • TDI Testdateneingabe - Testanweisungen werden über diesen Pin in das Gerät verschoben.
  • TDO Testdatenausgabe - Dieser Pin liefert Daten aus den Boundary-Scan-Registern, d. H. Testdaten verschieben sich an diesem Pin heraus.
  • TMS Test Mode Select - Dieser Eingang, der auch bei der ansteigenden Flanke von TCK durchtaktet, bestimmt den Status des TAP-Controllers.
  • TRST Test Reset - Dies ist ein optionaler aktiver Low-Test-Reset-Pin. Es ermöglicht die asynchrone Initialisierung des TAP-Controllers, ohne die Logik anderer Geräte oder Systeme zu beeinflussen.

Lesen Sie mehr über die JTAG-Schnittstelle / TAP

Anwendungen für den Boundary Scan

JTAG, Boundary Scan ist ein ideales Testwerkzeug für den Einsatz in vielen Anwendungen. Die offensichtlichsten Anwendungen für den Boundary Scan befinden sich in der Produktionsumgebung. Hier können die Karten getestet und Probleme, die andernfalls aufgrund fehlenden Testzugriffs möglicherweise nicht erkannt werden, angemessen getestet werden. Tatsächlich wird die Boundary-Scan-Technologie mit anderen Technologien kombiniert, um einen sogenannten kombinatorischen Tester bereitzustellen.

Neben der Verwendung im Produktionstest kann Boundary Scan, JTAG, IEEE 1149, auch in einer Vielzahl anderer Testszenarien verwendet werden, einschließlich Produktentwicklung und Debugging sowie Außendienst. Dies bedeutet, dass der Boundary-Scan-Code für Testbereiche wiederverwendet werden kann und daher die Kosten auf diese Anwendungen aufgeteilt werden können. Dies zeigt nicht nur, dass Boundary Scan ein leistungsfähiges Werkzeug ist, sondern macht es auch finanziell attraktiv.

Programmerstellung

Eine der Hauptkosten für jede Entwicklung heutzutage sind die Kosten für die Software, und dies gilt insbesondere für Boundary Scan, bei dem wenig Hardware vorhanden ist. Dies bedeutet, dass Einsparungen, die in der für die Softwareentwicklung benötigten Zeit erzielt werden können, die Kosten erheblich senken können. Dementsprechend ist ein Testprogrammgenerator (TPG) ein integraler Bestandteil eines Boundary-Scan-Systems.

In der Regel benötigt der Testprogrammgenerator die Netzliste der Unit Under Test (UUT) - und der Boundary Scan Description Language (BSDL) -Dateien der in der Schaltung enthaltenen Boundary Scan-Komponenten. Mit diesen Informationen kann der Testprogrammgenerator die für den Test verwendeten Testmuster erstellen. Diese ermöglichen es dem System, Fehler für alle durch Boundary-Scan testbaren Netze innerhalb der Schaltung zu erkennen und zu isolieren. Es ist dem Testprogrammgenerator auch möglich, Testvektoren zu erstellen, die es dem System ermöglichen, Fehler an den Knoten- oder Stiftkomponenten zu erkennen, die keine Grenzabtastkomponenten sind, die von Grenzabtastvorrichtungen umgeben sind

JTAG, Boundary Scan, IEEE 1149 ist eine Testtechnik, die mittlerweile gut etabliert ist. Obwohl Testprogramme generiert werden müssen, bevor sie verwendet werden können, bietet es dennoch eine sehr kostengünstige Methode, um Zugriff für Testvektoren auf eine elektronische Leiterplatte zu erhalten. Da die Immobilien auf Leiterplatten sehr teuer sind, wären die Kosten für das Hinzufügen von Sonden oder Zugangspunkten für andere Arten elektronischer Testtechnologien unerschwinglich, wenn dies tatsächlich möglich wäre. Dementsprechend bietet Boundary Scan eine Lösung für viele Testprobleme zu Kosten, die über mehrere Testbereiche von der Entwicklung über den Produktionstest bis zum Feldtest abgeschrieben werden können. In all diesen Umgebungen bietet Boundary Scan eine effektive Lösung, sowohl in Bezug auf Leistung als auch Kosten.

Schau das Video: Basics of JTAG. boundary scan; Webinar W1 - Part 3 (Oktober 2020).