+
Sammlungen

ASIC Design Entwicklung und Layout

ASIC Design Entwicklung und Layout

ASIC, anwendungsspezifische integrierte Schaltung, kann sehr kostspielig in der Herstellung sein. Infolgedessen muss sichergestellt werden, dass der ASIC-Entwurfs- und Entwicklungsprozess logisch und kontrolliert durchgeführt wird.

Jede Phase des ASIC-Entwurfs- und Entwicklungsprozesses sollte sorgfältig überwacht und Vorkehrungen getroffen werden, um sicherzustellen, dass das endgültige ASIC-Design die Anforderungen erfüllt und in realen Anwendungen zufriedenstellend funktioniert.


ASIC Design- und Entwicklungsphasen

Es gibt mehrere Stufen in einem ASIC-Design für anwendungsspezifische integrierte Schaltkreise. Jedes muss korrekt durchgeführt werden, da die Korrektur von Fehlern später im Prozess zunehmend teurer wird. Idealerweise sollte der Entwicklungsprozess alle erforderlichen Phasen umfassen, und jede sollte zufriedenstellend abgeschlossen sein, bevor mit der nächsten fortgefahren wird. Oft wird ein externes Spezialunternehmen eingesetzt, um den ASIC-Design-Service bereitzustellen. Dementsprechend muss sichergestellt werden, dass die Schnittstelle zum ASIC-Designdienst oder zur Firma voll funktionsfähig ist. Eine Möglichkeit, dies zu tun, besteht darin, sicherzustellen, dass der ASIC-Entwurfsprozess korrekt ist.

Anforderungserfassung Genauso wie die Erfassung der Anforderungen ein wesentlicher Bestandteil jedes Systemdesigns ist, gilt dies auch für ein ASIC-Design. Es ist wichtig, dass alle Anforderungen erfasst werden, damit das Design korrekt eingestellt werden kann. Änderungen an den Anforderungen zu einem späteren Zeitpunkt führen zu Konstruktionsänderungen, deren Implementierung einen erheblichen Betrag kostet.

Modellieren In dieser Phase der ASIC-Entwicklung ist es erforderlich, die Funktionalität des ASIC-Entwurfs auf hoher Ebene zu modellieren, um sicherzustellen, dass der richtige Ansatz gewählt wurde. Diese Modellierung erfolgt normalerweise in Software, häufig in C oder einer ähnlichen Sprache. Unter bestimmten Umständen ist es möglich, den Schaltplan in das Entwurfswerkzeug zu importieren, um die ASIC-Modellierung durchführen zu können.

Ein sehr wichtiger Bereich der ASIC-Modellierung in dieser Phase besteht darin, sicherzustellen, dass die Kürzungs- und Rundungselemente korrekt berücksichtigt werden. Jede Nichtübereinstimmung kann später im Entwurf zu großen Problemen führen, die möglicherweise schwer zu lokalisieren und zu korrigieren sind.

ASIC-Paketauswahl Die Wahl des Pakets für den ASIC wird von einer Reihe von Faktoren bestimmt. Offensichtlich hat die Anzahl der erforderlichen Verbindungen einen großen Einfluss, aber auch die erwartete Wärmeableitung. Für eine höhere Wärmeableitung ist ein Gehäuse erforderlich, das die Wärme vom Silizium sehr effektiv übertragen kann. Darüber hinaus wird sich auch der erwartete Herstellungsprozess für die Schaltung auswirken, in die der ASIC eingebaut werden soll. Schließlich wird der Hersteller des ASIC-Siliziums die Wahl des Pakets beeinflussen. Verschiedene ASIC-Anbieter bieten unterschiedliche Pakete an. Dementsprechend wird die endgültige Wahl ein Gleichgewicht zwischen allen Anforderungen sein.

Die verfügbaren Pakete für ASICs können aus einer Reihe der bekannten Pakete ausgewählt werden, die für integrierte integrierte Schaltkreise verwendet werden. Dazu gehören:

  • Quad Flat Pack (QFP) - Obwohl diese Pakete einst beliebt waren und ein hohes Maß an Konnektivität bieten, sind sie nicht robust und können leicht beschädigt werden. Die Stifte können vor dem Löten auf die Zielplatine leicht gebogen werden, weshalb eine sehr sorgfältige Handhabung erforderlich ist.
  • Ball Grid Array (BGA) - Dies ist derzeit häufig die bevorzugte Lösung, da BGAs robust sind und in den meisten SMT-Herstellungsprozessen eingesetzt werden können.

ASIC Design Capture Die Entwurfserfassung für den ASIC kann auf verschiedene Arten erfolgen. Eine der naheliegendsten Methoden ist die Erfassung des ASIC-Entwurfs anhand eines Schaltplans. Diese Methode wurde ersetzt und die Entwürfe werden normalerweise unter Verwendung von Entwurfswerkzeugen entworfen, die die erforderlichen mathematischen Operationen erfassen und diese in die erforderliche Schaltungsdarstellung umwandeln. Es gibt eine Reihe von Tools, die dies ausführen können, darunter VHDL-Designtools und Verilog. Diese Werkzeuge können das Design sowohl auf der hohen als auch auf der niedrigen Ebene des Designs steuern. Dies ermöglicht die Steuerung des ASIC-Entwurfs bis auf Register für Register oder sogar Bit für Bit.


ASIC-Layout

Das ASIC-Layout ist eine wichtige Phase in der Entwicklung. Der Grad der Anpassung des ASIC-Layouts hängt von der Art des verwendeten ASIC ab. Bei vollständig angepassten Designs ist das ASIC-Layout jedoch weitaus flexibler als bei den anderen Versionen, bei denen möglicherweise keine großen Elemente des Layouts bestimmt werden können.

Das ASIC-Layout wird viele Faktoren berücksichtigen, von der bequemsten Nähe bestimmter Abschnitte der Schaltung und der Transitzeiten bis zur Anzahl der Verbindungen, die zwischen verschiedenen Bereichen hergestellt werden müssen. Das ASIC-Layout wird normalerweise computergesteuert durchgeführt, es ist jedoch möglich, das ASIC-Layout einzuschränken, um sicherzustellen, dass bestimmte elektrische Parameter erfüllt werden.

ASIC-Simulation und Vergleich mit Modellierung Sobald das Design des ASIC erfasst wurde, muss sichergestellt werden, dass das Design seinen Anforderungen entspricht und ordnungsgemäß funktioniert. Weitere Simulationen werden durchgeführt, um dies zu erreichen. Das ASIC-Design wird mit dem zuvor generierten Softwaremodell verglichen. Es zeigt sich, dass viele der in der endgültigen integrierten Schaltung entdeckten Fehler Funktionsfehler sind, die in diesen Phasen häufig auftreten können, wenn die Modellierung eine realistische Darstellung des Ziels oder der erforderlichen ASIC-Funktionalität ist. Darüber hinaus ist eine sorgfältige Überprüfung des Timings unerlässlich, insbesondere bei vollständig benutzerdefinierten ASIC-Designs. Dies muss über etwas mehr als den angegebenen Temperaturbereich, den Eingangsbereich der Stromversorgung und die vorgesehene Prozessvariation erfolgen.

Formale Überprüfung Dieser Bereich des ASIC-Designlebenszyklus hat in den letzten Jahren zunehmend an Bedeutung gewonnen. Mit der zunehmenden Komplexität von ASIC-Designs ist es immer wichtiger geworden, eine formale Überprüfung durchzuführen, um sicherzustellen, dass das Design korrekt ist. Aspekte, einschließlich Überprüfungen, um sicherzustellen, dass alle Variablen innerhalb des Softwaremodells korrekt definiert sind, sowie Überprüfung auf Aspekte wie Taktversatz und Metastabilität zwischen verschiedenen getakteten Bereichen des ASIC-Designs. Die Metastabilität ist ein Problem, das auftritt, wenn sich Daten zum gleichen Zeitpunkt wie die Uhr ändern. Es ist die Wahrscheinlichkeit gegenüber der Zeit, mit der sich die Ausgangsdaten nicht in den erforderlichen Zustand versetzen, wenn sich die Eingangsdaten und der Takt gleichzeitig ändern.

ASIC-Testtechniken Nach der Herstellung muss das ASIC-Gerät getestet werden können. Normalerweise werden drei Techniken zur Verwendung in Betracht gezogen. Der erste ist Boundary Scan, JTAG, IEEE1149.1. Mit dieser Technik können die Eingangs- / Ausgangsbereiche sowie die internen Schaltkreise im Gerät überprüft werden. Boundary Scan ist jedoch eine serielle Technik und zu langsam, um einen Großteil eines komplexen Geräts zu überprüfen.

Die zweite Technik verwendet sogenannte Scan-Ketten. Diese Technik verwendet die vorhandenen Register vom ASIC, aber jedes enthält einen Multiplexer zwischen dem Scan-Eingang und dem normalen Eingang. Es können mehrere Ketten mit jeweils zwei Eingängen und einer Ausgangskette eingerichtet werden. Für die Eingaben werden Testvektoren erzeugt, mit denen die Ausgabe analysiert und Fehler erkannt werden können. Automatisierte Abtastketten-Eingabesequenzen können erzeugt und optimiert werden, um die gesamte Logik zwischen den Registern zu testen, um nach Knoten zu suchen, die in einem bestimmten Zustand stecken bleiben können, d. H. 1 oder 0.

Um den ASIC-Testprozess zu beschleunigen, können mehrere Ketten implementiert werden, wodurch parallele Tests durchgeführt werden können.

Zusätzlich kann BIST (Built In Self Test) verwendet werden. Dies ist besonders nützlich in Situationen wie dem Test von Chips, die Elemente wie SRAM enthalten, deren Überprüfung lange dauert. Oft verkaufen Anbieter sogenannte "Dosenvektoren" für den Test solcher Elemente. Da diese hinsichtlich Siliziumfläche und Testzeit sehr kostengünstig sind. Die Technik und das Ausmaß dieser Vektoren können häufig die Wahl des Anbieters beeinflussen.

Physikalischer Test von ASIC-Prototypen Wenn die physischen Silizium-ASIC-Prototypen verfügbar sind, müssen sie einem vollständigen Test unterzogen werden, einschließlich eines Tests mit dem ASIC in der Zielschaltung. Es ist nicht nur notwendig, ihren Betrieb zu überprüfen, sondern zusätzlich werden Überprüfungen der Prozessverteilung durchgeführt, um einen Hinweis auf den wahrscheinlichen Ertrag in der Produktion zu geben. Das Ziel ist eine enge Streuung, die nicht nahe an den Grenzwerten für Fehlergrenzen liegt.

Es ist möglich, dass zu diesem Zeitpunkt einige Probleme auftreten. Um die Probleme zu untersuchen, kann eine Reihe von Techniken verwendet werden. Boundary Scan ist ein leistungsstarkes Werkzeug, und es können auch Überprüfungen an der Schnittstelle zu den externen Schaltkreisen durchgeführt werden. Eine Technik, die erfolgreich eingesetzt wurde, bestand darin, direkt auf das ASIC-Silizium selbst zu prüfen. Dies ist angesichts der heute üblichen sehr kleinen Strukturgrößen normalerweise nicht möglich.

Eine andere Technik besteht darin, die Symptome zu untersuchen und dann eine Hypothese zu erstellen, die dann gegen die Simulation des ASIC getestet werden kann. Dadurch kann das richtige Problem simuliert und dann behoben werden.

Lebenszyklusprüfungen & Übergabe an die Herstellung Wie bei jeder Schnittstelle zwischen Abteilungen oder verschiedenen Bereichen eines Entwicklungsteams muss sichergestellt werden, dass die Schnittstellen zufriedenstellend funktionieren und alle erforderlichen Informationen korrekt übertragen werden. Dies gilt insbesondere für die Schnittstelle zum Siliziumhersteller, da diese ein anderes Unternehmen bilden und unterschiedliche Prozesse haben, nach denen sie arbeiten. Um dies zu erreichen, erfolgt die Übergabe von Informationen an und vom ASIC-Entwurfsdienst normalerweise auf formeller Basis, und die Siliziumanbieter erwarten häufig, dass als Teil davon viele Elemente einschließlich der Überprüfungsergebnisse für das ASIC-Design angezeigt werden.


Zusammenfassung

Wenn der ASIC-Entwurfsprozess sorgfältig durchgeführt wird, können sehr große Vorteile in Bezug auf die Reduzierung der Stückkosten und häufig die Verbesserung der Leistung erzielt werden. Wenn jedoch Fehler in den Prozess eintreten, können sich die Entwicklungskosten erhöhen, da weitere Iterationen des ASIC-Entwurfs- und Entwicklungsprozesses erforderlich sind. Dementsprechend ist Sorgfalt erforderlich, um sicherzustellen, dass die ASIC-Entwicklung erfolgreich durchgeführt wird.


Schau das Video: What is ASIC? (Januar 2021).