Sammlungen

Logik Nicht verwendete Gate-Terminierung

 Logik Nicht verwendete Gate-Terminierung

Ein weiterer Bereich, der für Richtlinien zum Entwurf von Logik- oder Digitalschaltungen wichtig ist, ist das Problem nicht verwendeter Gatter.

Wenn ein Schaltungsentwurf abgeschlossen ist, ist es sehr wahrscheinlich, dass es Ersatzgatter gibt, die nicht verwendet wurden. Darüber hinaus können viele Chips Eingänge haben, die nicht verwendet werden.

In den Konstruktionsrichtlinien wird häufig festgelegt, dass nicht angeschlossene Eingänge terminiert werden sollten.


Notwendigkeit zum Beenden von Toren

Beim Entwerfen einer Logikschaltung können häufig Gatter oder Latches vorhanden sein, die nicht verwendet werden. Zusätzlich können einige Eingänge zu Logikchips, die verwendet werden, nicht verbunden bleiben.

Es ist wichtig, dass alle Eingänge zu einem Gate, Latch oder einer Funktion beendet werden, unabhängig davon, ob sie verwendet werden oder nicht.

Dafür gibt es eine Reihe von Gründen:

  • Tore können zufällig wechseln: Die Spannung an einem nicht angeschlossenen Eingang, d. H. Floating, ist unbestimmt. Es kann aufgrund der Kapazität, der gegenseitigen Induktivität usw. entsprechend den Umgebungsspannungen ansteigen und abfallen. Dies kann dazu führen, dass das Gate zufällig umschaltet, was zu unerwünschtem Rauschen auf den Versorgungsschienen usw. führt.
  • Der schwebende Eingang kann die angegebenen Grenzwerte überschreiten: Die Eingangsimpedanz vieler Gates ist sehr hoch. Dies gilt für Chips mit CMOS-Technologie, bei denen die Eingangsimpedanz viele Megaohm beträgt. Dies hat zur Folge, dass die Eingangsspannung auf Spannungen weit über den angegebenen Maximalgrenzen schweben kann. Folglich könnte die Spannung innerhalb des Schwellenumschaltbereichs für das Gate ansteigen. Zu diesem Zeitpunkt leiten sowohl p-Kanal- als auch n-Kanal-Eingangstransistoren, was zu einem übermäßigen Stromfluss durch das Gehäuse mit der Möglichkeit von Schwingungen oder Beschädigungen führt.
  • Offene Eingänge zu verwendeten Chips und Gates können zufällige Zustände verursachen: Obwohl viele Logikeingänge dazu neigen, hoch zu schweben, sollte dies nicht angenommen werden. Eingaben in Funktionen, die verwendet werden, aber schwebend bleiben, können einen unerwünschten Zustand annehmen und zu Fehlfunktionen des Chips führen.

Abhilfe bei nicht angeschlossenen Gate-Eingängen

Um sicherzustellen, dass die Tore nicht schweben, sollten sie entweder mit Masse oder mit der Versorgungsschiene verbunden werden. Oft spielt es keine Rolle, welche verwendet wird, es sei denn, es handelt sich um eine Eingabe für eine verwendete Funktion, wenn die erforderliche Eingabe, entweder hoch oder niedrig, die Verbindung mit der Versorgungsschiene bzw. der Erdung bedeuten würde.

Bei der Verbindung eines Eingangs mit der Versorgung wird häufig ein Widerstand zwischen Eingang und Versorgung verwendet. Für CMOS-Chips ist dies nicht erforderlich. Es wäre nur erforderlich, wenn Spitzen auf der Schiene den Eingang außerhalb des zulässigen Bereichs führen könnten (was für den ordnungsgemäßen Betrieb des Chips nicht der Fall sein sollte.

Schau das Video: Klammerregeln Aussagenlogik (Oktober 2020).