Information

SDRAM-Speicherchip-Architektur

SDRAM-Speicherchip-Architektur


Bei der Verwendung von SDRAM ist es oft hilfreich, ein grundlegendes Verständnis der SDRAM-Chiparchitektur zu haben. Dies gibt einige zusätzliche Einblicke in die Funktionsweise des SDRAM-Chips.

Die SDRAM-Architektur wirkt sich auch stark auf das Design der integrierten Schaltung selbst aus. Aspekte wie die physikalische Positionierung von Bereichen für die Speicherzellen selbst sowie für die Steuerschaltung sind von großer Bedeutung.

Grundlegende SDRAM-Architektur

Die SDRAM-Chiparchitektur ist so organisiert, dass die Speicherzellen in einem zweidimensionalen Array von Zeilen und Spalten organisiert sind.

Um eine bestimmte Speicherzelle innerhalb des gesamten SDRAM zu adressieren, muss zuerst die erforderliche Zeile und dann die spezifische Spalte adressiert werden. Dies wählt die Spalte innerhalb der Zeile aus. Dies isoliert die Datenspeicherelemente, aus denen gelesen oder in die geschrieben werden soll.

Eine SDRAM-Zeile wird als Seite bezeichnet. Sobald die Zeile geöffnet ist, können mehrere Spaltenadressen in der Zeile adressiert werden. Die Verwendung dieser Technik verbessert die Speicherzugriffsgeschwindigkeit und verringert die Latenz, da die Zeilenadresse nicht erneut gesendet und eingerichtet werden muss. Jedes Mal, wenn die Zeile geöffnet wird, braucht es natürlich Zeit.

Infolgedessen wird die Zeilenadresse als Adressbitelemente höherer Ordnung und die Spalte als niedrigere verwendet.

Die Zeilen- und Spaltenelemente werden aus verschiedenen Gründen getrennt gesendet, einschließlich der sukzessiven Adressierung von Spaltenelementen, sobald eine Zeile geöffnet ist. Infolgedessen werden die Zeilen- und Spaltenadressen auf die gleichen Leitungen gemultiplext - dies verringert die Anzahl der Paket-Pins erheblich, und dies hat einen großen Einfluss auf die Gesamtchipkosten, da ein Hauptelement der Chipkosten das Paket ist.

Es sollte jedoch beachtet werden, dass die Zeilenadressengröße normalerweise größer als die Spaltenadresse ist, da die Leistung des Chips nicht mit der Anzahl der Spalten zusammenhängt, aber die Anzahl der Zeilen diese Zahl beeinflusst.

SDRAM-Chip-Architektur

Die Schaltungsarchitektur des SDRAM-Chips ist ein Aspekt der SDRAM-Architektur. Es gibt auch Aspekte der Chiparchitektur.

Die tatsächliche Chip-SDRAM-Chip-Architektur variiert je nach Hersteller und hängt in gewissem Maße auch von der Größe des SDRAM ab.

Die SDRAM-Architektur kann in zwei Hauptbereiche unterteilt werden:

  • Array: Dieses Element der SDRAM-Architektur ist der Bereich des Chips, in dem die Speicherzellen implementiert sind. Es ist normalerweise in mehrere Banken unterteilt, die wiederum in kleinere Bereiche unterteilt sind, die als Segmente bezeichnet werden.
  • Peripherie: Dies ist der Bereich des Chips, in dem sich Steuer- und Adressierungsschaltungen sowie Elemente wie Leitungstreiber und Erfassungsverstärker befinden. Die Chip-Peripherie trennt häufig die Array-Bänke und -Segmente voneinander.

Betrachtet man die relativen Bereiche, die von dem Array und der Peripherie belegt werden, so kann eine Gütezahl für den Anteil des vom tatsächlichen Speicher belegten Gesamtbereichs ermittelt werden. Dies wird oft als Array- oder Zelleffizienz bezeichnet, da das Ziel des Chips darin besteht, Speicher bereitzustellen - die Peripherie, obwohl wichtig, vergrößert den Speicher nicht.

Die Array- oder Zelleffizienz für den Chip wird normalerweise als Prozentsatz ausgedrückt:

Array / Zelleffizienz (%)=Array-BereichGesamtchipfläche100

Da die Peripherie nicht zur tatsächlichen Speicherkapazität an Bord beiträgt, bemühen sich Unternehmen, die Array-Effizienz zu steigern. Die Zahlen liegen typischerweise im Bereich von 60 - 70%.

Obwohl die tatsächliche SDRAM-Chip-Architektur von Hersteller zu Hersteller unterschiedlich ist, weist das Architekturdesign mehrere gemeinsame Aspekte auf. Wenn Sie wissen, wie der SDRAM-Chip organisiert ist, können Sie seine Funktionsweise besser verstehen.

Schau das Video: Die Zukunft unserer Städte - Architektur nach Corona. ttt (November 2020).